1.用邏輯門(mén)和cmos電路實(shí)現(xiàn)ab+cd。

2.用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或。

3.給了reg的setup和hold時(shí)間，求中間組合邏輯的delay范圍。

4.如何解決亞穩(wěn)態(tài)。

5.用Verilog/VHDL寫(xiě)一個(gè)fifo控制器。

6.用Verilog/VDDL檢測(cè)stream中的特定字符串

相關(guān)文章推薦：

中國(guó)銀行筆試行測(cè)真題及答案

百度公司W(wǎng)eb開(kāi)發(fā)工程師筆試題

廣州羊城晚報(bào)經(jīng)管類筆試真題

營(yíng)銷崗位招聘筆試真題